diff --git a/bdk/soc/clock.h b/bdk/soc/clock.h index b2e161b..54818f7 100644 --- a/bdk/soc/clock.h +++ b/bdk/soc/clock.h @@ -227,138 +227,232 @@ /*! PTO IDs. */ typedef enum _clock_pto_id_t { - CLK_PTO_PCLK_SYS = 0x06, - CLK_PTO_HCLK_SYS = 0x07, + CLK_PTO_PCLK_SYS = 0x06, + CLK_PTO_HCLK_SYS = 0x07, + CLK_PTO_DMIC1 = 0x08, + CLK_PTO_DMIC2 = 0x09, + CLK_PTO_HDMI_SLOWCLK_DIV2 = 0x0A, + CLK_PTO_JTAG_REG = 0x0B, + CLK_PTO_UTMIP_240_A = 0x0C, + CLK_PTO_UTMIP_240_B = 0x0D, - CLK_PTO_UTMIP_240 = 0x0C, + CLK_PTO_CCLK_G = 0x12, + CLK_PTO_CCLK_G_DIV2 = 0x13, + CLK_PTO_MIPIBIF = 0x14, - CLK_PTO_CCLK_G = 0x12, - CLK_PTO_CCLK_G_DIV2 = 0x13, + CLK_PTO_SPI1 = 0x17, + CLK_PTO_SPI2 = 0x18, + CLK_PTO_SPI3 = 0x19, + CLK_PTO_SPI4 = 0x1A, + CLK_PTO_MAUD = 0x1B, + CLK_PTO_SCLK = 0x1C, - CLK_PTO_SPI1 = 0x17, - CLK_PTO_SPI2 = 0x18, - CLK_PTO_SPI3 = 0x19, - CLK_PTO_SPI4 = 0x1A, - CLK_PTO_MAUD = 0x1B, - CLK_PTO_SCLK = 0x1C, + CLK_PTO_SDMMC1 = 0x20, + CLK_PTO_SDMMC2 = 0x21, + CLK_PTO_SDMMC3 = 0x22, + CLK_PTO_SDMMC4 = 0x23, + CLK_PTO_EMC = 0x24, - CLK_PTO_SDMMC1 = 0x20, - CLK_PTO_SDMMC2 = 0x21, - CLK_PTO_SDMMC3 = 0x22, - CLK_PTO_SDMMC4 = 0x23, - CLK_PTO_EMC = 0x24, + CLK_PTO_DMIC3 = 0x2A, + CLK_PTO_CCLK_LP = 0x2B, + CLK_PTO_CCLK_LP_DIV2 = 0x2C, - CLK_PTO_CCLK_LP = 0x2B, - CLK_PTO_CCLK_LP_DIV2 = 0x2C, + CLK_PTO_MSELECT = 0x2F, - CLK_PTO_MSELECT = 0x2F, + CLK_PTO_VI_SENSOR2 = 0x33, + CLK_PTO_VI_SENSOR = 0x34, + CLK_PTO_VIC = 0x35, + CLK_PTO_VIC_SKIP = 0x36, + CLK_PTO_ISP_SKIP = 0x37, + CLK_PTO_ISPB_SE2_SKIP = 0x38, + CLK_PTO_NVDEC_SKIP = 0x39, + CLK_PTO_NVENC_SKIP = 0x3A, + CLK_PTO_NVJPG_SKIP = 0x3B, + CLK_PTO_TSEC_SKIP = 0x3C, + CLK_PTO_TSECB_SKIP = 0x3D, + CLK_PTO_SE_SKIP = 0x3E, + CLK_PTO_VI_SKIP = 0x3F, - CLK_PTO_VIC = 0x36, + CLK_PTO_PLLX_OBS = 0x40, + CLK_PTO_PLLC_OBS = 0x41, + CLK_PTO_PLLM_OBS = 0x42, + CLK_PTO_PLLP_OBS = 0x43, + CLK_PTO_PLLA_OBS = 0x44, + CLK_PTO_PLLMB_OBS = 0x45, + CLK_PTO_SATA_OOB = 0x46, - CLK_PTO_NVDEC = 0x39, + CLK_PTO_FCPU_DVFS_DIV12_CPU = 0x48, - CLK_PTO_NVENC = 0x3A, - CLK_PTO_NVJPG = 0x3B, - CLK_PTO_TSEC = 0x3C, - CLK_PTO_TSECB = 0x3D, - CLK_PTO_SE = 0x3E, + CLK_PTO_EQOS_AXI = 0x4C, + CLK_PTO_EQOS_PTP_REF = 0x4D, + CLK_PTO_EQOS_TX = 0x4E, + CLK_PTO_EQOS_RX = 0x4F, - CLK_PTO_DSIA_LP = 0x62, + CLK_PTO_CILAB = 0x52, + CLK_PTO_CILCD = 0x53, - CLK_PTO_ISP = 0x64, - CLK_PTO_MC = 0x6A, + CLK_PTO_CILEF = 0x55, + CLK_PTO_PLLA1_PTO_OBS = 0x56, + CLK_PTO_PLLC4_PTO_OBS = 0x57, - CLK_PTO_ACTMON = 0x6B, - CLK_PTO_CSITE = 0x6C, + CLK_PTO_PLLC2_PTO_OBS = 0x59, + CLK_PTO_PLLC3_PTO_OBS = 0x5B, - CLK_PTO_HOST1X = 0x6F, + CLK_PTO_DSIA_LP = 0x62, + CLK_PTO_DSIB_LP = 0x63, + CLK_PTO_ISP = 0x64, + CLK_PTO_PEX_PAD = 0x65, - CLK_PTO_SE_2 = 0x74, // Same as CLK_PTO_SE. - CLK_PTO_SOC_THERM = 0x75, + CLK_PTO_MC = 0x6A, - CLK_PTO_TSEC_2 = 0x77, // Same as CLK_PTO_TSEC. + CLK_PTO_ACTMON = 0x6B, + CLK_PTO_CSITE = 0x6C, + CLK_PTO_VI_I2C = 0x6D, - CLK_PTO_ACLK = 0x7C, - CLK_PTO_QSPI = 0x7D, + CLK_PTO_HOST1X = 0x6F, - CLK_PTO_I2S1 = 0x80, - CLK_PTO_I2S2 = 0x81, - CLK_PTO_I2S3 = 0x82, - CLK_PTO_I2S4 = 0x83, - CLK_PTO_I2S5 = 0x84, - CLK_PTO_AHUB = 0x85, - CLK_PTO_APE = 0x86, + CLK_PTO_QSPI_2X = 0x71, + CLK_PTO_NVDEC = 0x72, + CLK_PTO_NVJPG = 0x73, + CLK_PTO_SE = 0x74, + CLK_PTO_SOC_THERM = 0x75, - CLK_PTO_DVFS_SOC = 0x88, - CLK_PTO_DVFS_REF = 0x89, + CLK_PTO_TSEC = 0x77, + CLK_PTO_TSECB = 0x78, + CLK_PTO_VI = 0x79, + CLK_PTO_LA = 0x7A, + CLK_PTO_SCLK_SKIP = 0x7B, - CLK_PTO_SPDIF = 0x8F, - CLK_PTO_SPDIF_IN = 0x90, + CLK_PTO_ADSP_SKIP = 0x7C, + CLK_PTO_QSPI = 0x7D, + + CLK_PTO_SDMMC2_SHAPER = 0x7E, + CLK_PTO_SDMMC4_SHAPER = 0x7F, + CLK_PTO_I2S1 = 0x80, + CLK_PTO_I2S2 = 0x81, + CLK_PTO_I2S3 = 0x82, + CLK_PTO_I2S4 = 0x83, + CLK_PTO_I2S5 = 0x84, + CLK_PTO_AHUB = 0x85, + CLK_PTO_APE = 0x86, + + CLK_PTO_DVFS_SOC = 0x88, + CLK_PTO_DVFS_REF = 0x89, + CLK_PTO_ADSP_CLK = 0x8A, + CLK_PTO_ADSP_DIV2_CLK = 0x8B, + + CLK_PTO_SPDIF_OUT = 0x8F, + CLK_PTO_SPDIF_IN = 0x90, CLK_PTO_UART_FST_MIPI_CAL = 0x91, + CLK_PTO_SYS2HSIO_SATA_CLK = 0x92, + CLK_PTO_PWM = 0x93, + CLK_PTO_I2C1 = 0x94, + CLK_PTO_I2C2 = 0x95, + CLK_PTO_I2C3 = 0x96, + CLK_PTO_I2C4 = 0x97, + CLK_PTO_I2C5 = 0x98, + CLK_PTO_I2C6 = 0x99, + CLK_PTO_I2C_SLOW = 0x9A, + CLK_PTO_UARTAPE = 0x9B, - CLK_PTO_PWM = 0x93, - CLK_PTO_I2C1 = 0x94, - CLK_PTO_I2C2 = 0x95, - CLK_PTO_I2C3 = 0x96, - CLK_PTO_I2C4 = 0x97, - CLK_PTO_I2C5 = 0x98, - CLK_PTO_I2C6 = 0x99, - CLK_PTO_I2C_SLOW = 0x9A, - CLK_PTO_UARTAPE = 0x9B, + CLK_PTO_EXTPERIPH1 = 0x9D, + CLK_PTO_EXTPERIPH2 = 0x9E, + CLK_PTO_EXTPERIPH3 = 0x9F, + CLK_PTO_ENTROPY = 0xA0, + CLK_PTO_UARTA = 0xA1, + CLK_PTO_UARTB = 0xA2, + CLK_PTO_UARTC = 0xA3, + CLK_PTO_UARTD = 0xA4, + CLK_PTO_OWR = 0xA5, + CLK_PTO_TSENSOR = 0xA6, + CLK_PTO_HDA2CODEC_2X = 0xA7, + CLK_PTO_HDA = 0xA8, + CLK_PTO_EMC_LATENCY = 0xA9, + CLK_PTO_EMC_DLL = 0xAA, + CLK_PTO_SDMMC_LEGACY_TM = 0xAB, + CLK_PTO_DBGAPB = 0xAC, - CLK_PTO_EXTPERIPH1 = 0x9D, - CLK_PTO_EXTPERIPH2 = 0x9E, + CLK_PTO_SOR0 = 0xC0, + CLK_PTO_SOR1 = 0xC1, + CLK_PTO_HDMI = 0xC2, - CLK_PTO_ENTROPY = 0xA0, - CLK_PTO_UARTA = 0xA1, - CLK_PTO_UARTB = 0xA2, - CLK_PTO_UARTC = 0xA3, - CLK_PTO_UARTD = 0xA4, - CLK_PTO_OWR = 0xA5, + CLK_PTO_DISP2 = 0xC4, + CLK_PTO_DISP1 = 0xC5, - CLK_PTO_HDA2CODEC_2X = 0xA7, - CLK_PTO_HDA = 0xA8, + CLK_PTO_PLLD_OBS = 0xCA, + CLK_PTO_PLLD2_PTO_OBS = 0xCC, + CLK_PTO_PLLDP_OBS = 0xCE, + CLK_PTO_PLLE_OBS = 0x10A, + CLK_PTO_PLLU_OBS = 0x10C, + CLK_PTO_PLLREFE_OBS = 0x10E, - CLK_PTO_SDMMC_LEGACY_TM = 0xAB, + CLK_PTO_XUSB_FALCON = 0x110, + CLK_PTO_XUSB_CLK480M_HSIC = 0x111, + CLK_PTO_USB_L0_RX = 0x112, + CLK_PTO_USB_L3_RX = 0x113, + CLK_PTO_USB_RX = 0x114, + CLK_PTO_USB3_L0_TXCLKREF = 0x115, + CLK_PTO_PEX_TXCLKREF_SWITCH_TMS = 0x116, + CLK_PTO_PEX_TXCLKREF_SWITCH_GRP0 = 0x117, + CLK_PTO_PEX_TXCLKREF_SWITCH_GRP1 = 0x118, + CLK_PTO_PEX_TXCLKREF_SWITCH_GRP2 = 0x119, + CLK_PTO_PEX_L4_RX = 0x11A, + CLK_PTO_PEX_TXCLKREF = 0x11B, + CLK_PTO_PEX_TXCLKREF_DIV2 = 0x11C, + CLK_PTO_PEX_TXCLKREF2 = 0x11D, + CLK_PTO_PEX_L0_RX = 0x11E, + CLK_PTO_PEX_L1_RX = 0x11F, + CLK_PTO_PEX_L2_RX = 0x120, + CLK_PTO_PEX_L3_RX = 0x121, + CLK_PTO_SATA_TXCLKREF = 0x122, + CLK_PTO_SATA_TXCLKREF_DIV2 = 0x123, + CLK_PTO_USB_L5_RX = 0x124, + CLK_PTO_SATA_TX = 0x125, + CLK_PTO_SATA_L0_RX = 0x126, - CLK_PTO_SOR0 = 0xC0, - CLK_PTO_SOR1 = 0xC1, + CLK_PTO_USB3_L1_TXCLKREF = 0x129, + CLK_PTO_USB3_L7_TXCLKREF = 0x12A, + CLK_PTO_USB3_L7_RX = 0x12B, + CLK_PTO_USB3_TX = 0x12C, + CLK_PTO_UTMIP_PLL_PAD = 0x12D, - CLK_PTO_DISP2 = 0xC4, - CLK_PTO_DISP1 = 0xC5, + CLK_PTO_XUSB_FS = 0x136, + CLK_PTO_XUSB_SS_HOST_DEV = 0x137, + CLK_PTO_XUSB_CORE_HOST = 0x138, + CLK_PTO_XUSB_CORE_DEV = 0x139, - CLK_PTO_XUSB_FALCON = 0x110, - - CLK_PTO_XUSB_FS = 0x136, - CLK_PTO_XUSB_SS_HOST_DEV = 0x137, - CLK_PTO_XUSB_CORE_HOST = 0x138, - CLK_PTO_XUSB_CORE_DEV = 0x139, + CLK_PTO_USB3_L2_TXCLKREF = 0x13C, + CLK_PTO_USB3_L3_TXCLKREF = 0x13D, + CLK_PTO_USB_L4_RX = 0x13E, + CLK_PTO_USB_L6_RX = 0x13F, /* * PLL need PTO enabled in MISC registers. * Normal div is 2 so result is multiplied with it. */ - CLK_PTO_PLLC_DIV2 = 0x01, - CLK_PTO_PLLM_DIV2 = 0x02, - CLK_PTO_PLLP_DIV2 = 0x03, - CLK_PTO_PLLA_DIV2 = 0x04, - CLK_PTO_PLLX_DIV2 = 0x05, + CLK_PTO_PLLC_DIV2 = 0x01, + CLK_PTO_PLLM_DIV2 = 0x02, + CLK_PTO_PLLP_DIV2 = 0x03, + CLK_PTO_PLLA_DIV2 = 0x04, + CLK_PTO_PLLX_DIV2 = 0x05, - CLK_PTO_PLLMB_DIV2 = 0x25, + CLK_PTO_PLLMB_DIV2 = 0x25, - CLK_PTO_PLLC4_DIV2 = 0x51, + CLK_PTO_PLLC4_DIV2 = 0x51, - CLK_PTO_PLLA1_DIV2 = 0x55, - CLK_PTO_PLLC2_DIV2 = 0x58, - CLK_PTO_PLLC3_DIV2 = 0x5A, + CLK_PTO_PLLA1_DIV2 = 0x55, + CLK_PTO_PLLC2_DIV2 = 0x58, + CLK_PTO_PLLC3_DIV2 = 0x5A, - CLK_PTO_PLLD_DIV2 = 0xCB, - CLK_PTO_PLLD2_DIV2 = 0xCD, - CLK_PTO_PLLDP_DIV2 = 0xCF, + CLK_PTO_PLLD_DIV2 = 0xCB, + CLK_PTO_PLLD2_DIV2 = 0xCD, + CLK_PTO_PLLDP_DIV2 = 0xCF, - CLK_PTO_PLLU_DIV2 = 0x10D, + CLK_PTO_PLLE_DIV2 = 0x10B, - CLK_PTO_PLLREFE_DIV2 = 0x10F, + CLK_PTO_PLLU_DIV2 = 0x10D, + + CLK_PTO_PLLREFE_DIV2 = 0x10F, } clock_pto_id_t; /*